EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

07147349 **PUBLICATION NUMBER PUBLICATION DATE** 06-06-95

APPLICATION DATE 24-11-93 APPLICATION NUMBER 05315791


APPLICANT: HITACHI LTD;

INVENTOR: HASEGAWA MITSURU;

INT.CL. : H01L 23/12

TITLE MULTILAYER CIRCUIT BOARD AND

ITS MANUFACTURE



ABSTRACT: PURPOSE: To provide a multilayer circuit board in which a low-resistance conductor interconnection is built, whose thermal resistance is low and which is used for a small and high-density hybrid IC.

> CONSTITUTION: A multilayer circuit board has a structure wherein a conductor pattern 11 which forms a desired electric circuit is arranged on an insulator 18 and the conductor pattern 11 is connected electrically, by wires 19, to a heat-generating electronic circuit component 17. In the multilayer circuit board, a glass is used as the insulator 18, and a metallized layer 13, for discharging, which is electrically independent or which is connected to a grounding layer is formed in other surface parts excluding the conductor pattern arranged on the surface. The metallized layer is constituted preferably by using at least one out of Au, Ag, Cu, Pt and Pd as a main component, its ratio of area occupied to the surface area of the multilayer circuit board is preferably at least 20%, and its thickness is preferably 5 to 80μm.

COPYRIGHT: (C)1995,JPO

		a

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-147349

(43)公開日 平成7年(1995)6月6日

(51) Int.Cl.6

識別記号 庁内整理番号

B号 FI

技術表示箇所

H 0 1 L 23/12

H 0 1 L 23/12

Е

Н

審査請求 未請求 請求項の数6 FD (全 5 頁)


(21)出願番号	特顧平5-31579 1	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成5年(1993)11月24日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	小川 敏夫
			茨城県日立市大みか町七丁目1番1号 株
			式会社日立製作所日立研究所内
		(72)発明者	加藤 修治
			茨城県日立市大みか町七丁目1番1号 株
			式会社日立製作所日立研究所内
		(72)発明者	神村 典孝
			茨城県日立市大みか町七丁目1番1号 株
			式会社日立製作所日立研究所内
		(74)代理人	介理士 中本 宏
			最終頁に続く

(54) 【発明の名称】 多層回路基板及びその製法

(57) 【要約】

【目的】 低抵抗性の導体配線を内蔵し、かつ低熱抵抗性の小型、高密度のハイブリッド 1 C用多層回路基板を提供すること。

【構成】 絶縁体18上に所望の電気回路を形成する導体パターン11が配置され、該導体パターン11と発熱性の電子回路部品17が電気的に接続19された構造を有する多層回路基板において、前記絶縁体18としてガラスを用い、表面に配置された該導体パターンを除く他の表面部分に、電気的に独立するか又はグランド層と接続して放電用のメタライズ層13を形成したものであり、前記メタライズ層は、Au、Ag、Cu、Pt、Pdのうちの少なくとも1つを主成分として構成され、前記多層回路基板の表面積に占める割合が少なくとも20%であり、厚さが $5\sim80$ μ mであるのがよい。



1

【特許請求の範囲】

【請求項1】 絶縁体上に所望の電気回路を形成する導 体パターンが配置され、該導体パターンと発熱性の電子 回路部品が電気的に接続された構造を有する多層回路基 板において、前記絶縁体としてガラスを用い、表面に配 置された該導体パターンを除く他の表面部分に、電気的 に独立するか又はグランド層と接続して放電用のメタラ イズ層を形成したことを特徴とする多層回路基板。

【請求項2】 前記発熱性電子回路部品が、幾何学的に 連続する前記メタライズ層上の一部に載置されているこ 10 とを特徴とする請求項1記載の多層回路基板。

【請求項3】 前記メタライズ層は、前記多層回路基板 の表面積に占める割合が少なくとも20%であることを 特徴とする請求項1又は2記載の多層回路基板。

【請求項4】 前記メタライズ層が、Au、Ag、C u、Pt、Pdのうちの少なくとも一つを主成分として 構成されることを特徴とする請求項1、2又は3記載の 多層回路基板。

【請求項5】 前記メタライズ層は、厚さが5~80 μ mであることを特徴とする請求項1~4のいずれか1項 20 記載の多層回路基板。

【請求項6】 ガラス材料で構成される絶縁体層に導体 層が配置され、所望の電気的特性を実現する電子回路を 有する多層電子回路基板の製法において、該電子回路と 電気的に絶縁され、かつ該基板の表面に占める面積比が 少なくとも20%の面積を有するメタライズ層を表層部 に形成し、かつ該メタライズ層上に発熱性電子部品を載 置することを特徴とする多層回路基板の製法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、民生用やコンピュータ 用など電子工業に用いられる多層回路基板に係り、詳し くは低抵抗性導体配線を内蔵し、かつ熱放散性が良好な 高密度多層回路基板及びその製法に関する。

[0002]

【従来の技術】近年のハイブリッドICは、より小型 化、高密度化の要求から、グリーンシート上に電極バタ ーンを印刷形成し、これらを積層、焼結することによっ て、もしくは、スクリーン印刷の繰返しによって多層化 し、焼結することによって、基板内部に配線パターンを 40 持つセラミック多層配線基板が用いられてきた。その基 板を大別すると次の二つがある。その一つとして、例え ば、特公平3-78798号公報の従来技術として記載 されるように、WやMoを配線導体として使用し、15 00~1600℃の高い温度で同時焼成するセラミック ス多層基板がある。

【0003】他の一つとして、例えば、特開昭63-2 44899号公報に開示されるように、通常1000℃ 以下の比較的低い温度で絶縁体の焼結ができる低温焼結 性セラミックス基板がある。上記の高温で焼成される基 50 積層した基板の表層部に、Au、Ag、Cuなどの高熱

板は、導体の抵抗率が大きく、高周波用回路への適用に 難があると共に、配線抵抗が大きくなってしまうので敵 細配線化による回路の高密度化ができないという欠点が あった。

2

【0004】一方、低温焼結性の基板では、焼成温度が 低いので、同時焼成する内蔵配線用導体材料として、A u、Ag、Cuなどのいわゆる低抵抗性導体材料が使用 できる。その為、前述の導体抵抗率に関する問題点は解 決できる。しかしながら、この種低温焼結体基板には絶 緑材料として通常ガラスが使用される。この低温焼結性 ガラスは、例えばアルミナ基板に比較して熱伝導性が極 めて低い。そのため発熱性の電子部品、例えば消費電力 の大きいLSIチップなどを搭載すると基板の温度が上 昇しやすく、回路としての所望の特性を発揮しにくい。 高密度化された基板では発熱密度が高くなり、この問題 がいっそう顕著である。

[0005]

【発明が解決しようとする課題】以上記したように、低 抵抗性導体配線を内蔵し、表面に発熱性電子回路を配置 した多層回路基板では充分な放熱特性を得にくいという 問題があった。本発明はこうした問題点を解決し、かつ 低抵抗性の導体配線を内蔵した、小型かつ高密度の、高 周波用途を含む電子工業用多層回路基板とその製法を提 供することを課題とする。

[0006]

【課題を解決するための手段】上記課題を解決するため に、本発明では、絶縁体上に所望の電気回路を形成する 導体パターンが配置され、該導体パターンと発熱性の電 子回路部品が電気的に接続された構造を有する多層回路 30 基板において、前記絶縁体としてガラスを用い、表面に 配置された該導体パターンを除く他の表面部分に、電気 的に独立するか又はグランド層と接続して放電用のメタ ライズ層を形成することとしたものである。

【0007】上記多層回路基板において、発熱性電子回 路部品は、幾何学的に連続する前記メタライズ層上の一 部に載置されているのがよく、また、メタライズ層は、 前記多層回路基板の表面積に占める割合が少なくとも2 0%であり、厚さが $5~80\mu m$ であるのがよく、その 材質は、Au、Ag、Cu、Pt、Pdのうちの少なく とも1つを主成分として構成されるのがよい。

【0008】また、上記他の課題を解決するために、本 発明では、ガラス材料で構成される絶縁体層に導体層が 配置され、所望の電気的特性を実現する電子回路を有す る多層電子回路基板の製法において、該電子回路と電気 的に絶縁され、かつ該基板の表面に占める面積比が少な くとも20%の面積を有するメタライズ層を表層部に形 成し、かつ該メタライズ層上に発熱性電子部品を載置す ることとしたものである。

【0009】上記のように、本発明では、絶縁性材料を

3

伝導性の、放熱用メタライズ層を、所定の電気回路を構成する導体パターンとは電気的に絶縁して配置することにより、基板からの熱放散を容易ならしめ、高精度の電気的特性を有する、小型かつ高密度の、高周波用途を含む電子工業用多層回路基板を実現するものである。

【0010】前記絶縁性材料は前述したように通常、軟化点の低い低温焼結性ガラスで構成され、配線導体と同時焼成される。前記表層部の放熱用メタライズ層の形成にあたっては、次の二つの方法がある。一つは、表層回路パターンが存在しない基板表面部分に、前記放熱用のメタライズ層を直接形成する方法である。他の一つは、表層回路パターン上にまず被覆用の絶縁層を形成し、その上に該メタライズ層を形成する方法である。前者は簡便法であり、後者はパターン設計上の自由度が高く、放熱効果もより大きい。本発明による上記放熱用メタライズ層を積層回路基板の表面に形成することにより、基板からの熱放散が容易となり、高精度の電気的特性を有し、かつ低抵抗性導体配線を内蔵する高密度の多層回路基板が得られる。

[0012]

【作用】本発明は、低抵抗性の導体配線を内蔵し、その表面に放熱用メタライズ層を形成して発熱性電子部品を配置する構造である。従って、該電子回路で発生した熱が局所に停滞する傾向が改善され、大面積に分散して、大気中に効率良く放熱することができる。このことは、熱伝導率は、絶縁体として用いるが電用メタライズ層が420W/mkであるのに対し、本発明で用いる放電用メタライズ層が420W/mkであることによる。ちなみに、熱伝導率は 40 A1Nが200W/mk、BeOが300W/mkであり、これらを絶縁体として用いる場合はメタライズ層は必要がない。従って、回路の高密度化にも有効である。また、基板表層部に形成された該メタライズ層は不要輻射電波を吸収、低減する作用がある。

[0013]

【実施例】以下、本発明を実施例により具体的に説明する。

実施例1

図1及び図2に本発明の一実施例を示す。図1では本発 50 線部14を低温焼結性のガラスセラミック組成部18に

明による多層回路基板の発熱性電子部品を含む部分断面 図を示し、図2にはその平面図を示している。上記多層 回路基板は次のようにして製造する。まず、ほうけい酸 鉛ガラス粉と耐熱性フリットとしてのアルミナ粉末に、ポリビニルブチラール等の有機溶媒を加えてかくはんし、泥しょう化状態にする。この泥しょうを、ドクターブレードを用いたキャスティング成膜法によってグリーンシートとし、未焼成の電気絶縁性グリーンシートを複数枚形成する。

【0014】次に、前配グリーンシートをステンレス等から成る金型を入れ、外形と複数個の孔部(ピアホール)とを同時にパンチングして形成する。このグリーンシート上に、通常 3μ mQ-cmより低い抵抗率が得られる銀を主成分とする導体ペーストを、スクリーン印刷法によって塗布して、表層パターン11もしくは内層導体配線 14 を形成すると共にピアホール 16 を充填する。同様に作成した複数のグリーンシートを用いて順次積み重ねる。次いで、熱プレス機等を用いて温度 120 ℃、圧力 200 kg/cm² の条件で上下面から熱圧着して、グリーンシートの積層体を得る。

【0015】この成形体を、空気中、温度350℃で約 1時間脱脂した後、やはり空気中で800-1000 ℃、約10分の焼成によって、低抵抗性の内層導体配線 部14を低温焼結性のガラスセラミック組成部18に内 蔵した多層回路基盤を得る。この基板上の、チップ部品 もしくは受動素子等を配置する部分を除く表層部に、被 **覆用絶縁層20を形成し、その上に導体ペーストを用い** てスクリーン印刷ー乾燥後焼成して放熱用メタライズ層 13を形成する。さらに、この基板上の所定位置にRu O2 を主体とする抵抗体12をスクリーン印刷によって 形成した後、乾燥ー焼成して厚膜抵抗体を構成する。通 常は、さらにこの抵抗体上にガラスペーストを印刷ー乾 燥し、600℃以下の低い温度で焼成して、保護ガラス 皮膜15を形成して、多層回路基板とする。この基板上 に発熱性のLSIチップを含む電子部品17を搭載し、 必要に応じてワイヤボンディング19などの手段によっ て電気的に接続し、多層回路基板が完成する。

【0016】本実施例では、LSIチップの接続方法として、ワイヤボンディング19を用いた例を示したが、他の方法例えば、TCP (Tape Carrier Package) もしくはCCB (Chip Carier Bonding)もしくはLCC (Le adless Chip Carier) などの手段であってもよい。また、内層の導体材料として、Agを用いた例について詳細に記してきたが、Au、Pt、Pd及びこれらの合金についても同様に使用可能である。Cuについても、不活性ガス中で焼成することにより同様に適用可能であ

【0017】 実施例2

実施例1と同様の手順によって、低抵抗性の内層導体配 線部14を低温條結性のガラスセラミック組成部18に

内蔵した多層回路基盤を得る。この基板上の、LSIチ ップを接続する表層部の全面に、無電解めっき法によっ て厚さ約2μmの銅皮膜を形成する。さらに、電解めっ き法により該銅皮膜の膜厚を約25 μmまで厚くする。 この皮膜表面に感光性レジンを塗布してパターニングす るいわゆるホトレジスト法を用いて所望の形状を有する 放熱用メタライズ層13を含む、層数5層、50mm 角、厚さ O. 8 mmの、多層基板を作製した。このよう に、放熱用メタライズ層13を、めっき法によって形成 することで、良好な該皮膜の膜厚制御性及び表面平滑性 10 が得られる。

【0018】 実施例3

実施例1と同様の手順によって、低抵抗性の内層導体配 線部14を低温焼結性のガラスセラミック組成部18に 内蔵した多層回路基盤を得る。この基板上の、LSIチ ップを接続する表層部に、直接銅箔を接合する、いわゆ るダイレクトポンディング法を用いることによりメタラ イズ層13を形成する。この方法は、銅箔の表面に生成 する酸化銅と、セラミック基板を形成する酸化物とを化 度は酸化銅の共晶点 (1065℃) 以上、銅の融点 (1 083℃)以下である。ここで使用する銅箔は、表面の 全面を被覆するものでもよく、あるいは予め任意にパタ ーニングされたものでもよい。前者の場合には実施例2 と同様に、ホトレジスト法を用いて所望の形状を有する 放熱用メタライズ層13を形成する。

【0019】 実施例4

実施例1と同様の手順によって、導体層数5層、50m m角、厚さ0.8mmの、放熱用メタライズ層13を含 む多層基板を作製した。この時、放熱用メタライズ層1 30 3の占める面積率を、片側の基板表面積に対して7.8 %、15%、30%、50%、75%の5段階に調節し てパターン形成し、その膜厚はいずれも15μm-定と した。その基板中央部に11.6mm角、消費電力1. 7WのLSI17を1個搭載し、ワイヤポンディング1 9によって基板の所定部位に接続した。

【0020】これら5種類の基板について、それぞれし SIに定格電力を付加し、基板表面に風速2m/秒の送 風条件下でLSI表面の定常温度を測定した。その結 果、メタライズ層13の面積率が低い順に温度が高く、 **それぞれ**77.5℃、75℃、68.5℃、48℃、4 1.5℃であった。この結果より、面積率20%以下で は熱放散効果が不十分と言え、実用的にはそれ以上、す なわち少なくとも20%の面積率を有する放熱用メタラ イズ層13を形成することが好ましい。

【0021】 実施例 5

実施例2と同様の手順によって放熱用メタライズ層の基 板全体に対する面積率50%を有するテストサンプルを 作製した。この時、スクリーン印刷条件を変えることに よってこのメタライズ層の膜厚を 3μ m- 200μ mの 50 33:マザーボード、<math>34:発熱性LSIチップ、3

範囲で10段階に調節した。完成したサンプルを実施例 2と同様に放熱効果を評価した。その結果膜厚5μm以 下では熱放散効果が不十分であった。一方、膜厚が80 μm以上ではメタライズ層の強度がセラミック基板との 比較で相対的に上昇し、基板自体が変形してしまうとい う現象が有り、好ましくない。従って、セラミック基板 の強度及び放熱効果の両面を考慮してメタライズ層の膜 厚を設定する必要が有る。本実施例の条件では膜厚5μ m-80μmが選定可能な適正膜厚範囲といえる。

【0022】実施例6

本発明の一応用例を図3に示す。図は通信用電子交換機 システムの構成模式図を示している。発熱性のLSIチ ップ素子34を含む本発明による回路モジュール35を 構成する。回路モジュール35を搭載した、多層プリン ト基板によるマザーボード33を筐体32に装着して一 連の交換機回路システムを構成する。筐体32の上下部 位に設置したファン31による上昇方向の空気流で、回 路から発生する熱は系外に排出される。

【0023】本実施例では空気流による冷却方式の例を 学反応によって結合するもので、通常、接合プロセス温 20 示したが、例えばこれが水冷式もしくはヒートパイプを 用いて、回路モジュール35に形成した放熱用メタライ ズ層13から直接冷却する方式などにより、さらに高い 冷却効果が期待できる。以上の実施例は、いずれもセラ ミック多層回路基板の例を示したが、例えば絶縁体材料 としてガラスエポキシを用いたプリント配線基板などに も、本発明の適用が可能である。また、放熱用メタライ ズ層の形成手段として厚膜による例及びめっきもしくは 銅箔の直接接合の例を示したが、これらを複合化した手 段の適用も可能である。

[0024]

【発明の効果】本発明によれば、低抵抗性導体配線を内 蔵し、かつ低熱抵抗性多層回路基板とすることができる ので、導体パターンの微細配線化が可能となることに加 え、基板からの放熱特性が良好であるので、電子回路の 小型化もしくは高密度化に貢献でき、特に高速化又は高 周波化回路に有効使用できる。さらに、不要輻射電波に よるノイズを低減する効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例による多層回路基板の断面構 40 成図。

【図2】図1の多層回路基板の平面構成図。

【図3】本発明を用いる通信用電子交換機システムの構 成模式図。

【符号の説明】


11:表層導体パターン、12:膜厚抵抗体、13:放 熱用メタライズ層、14:内層導体、15:保護ガラス 皮膜、16:ビア、17:発熱性電子部品、18:絶縁 体ガラスセラミック組成部、19:ボンディングワイ ヤ、20:被覆用絶縁層、31:ファン、32:筐体、

(5)


特開平7-147349

5:回路モジュール、36:リードピン


[図1]



【図2】



【図3】



フロントページの続き

(72)発明者 長谷川 満

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内